Bildergalerie: Description 50862777 in Directory 32

Chip-Design <>

DTXT_TITLE: Chip-Design am Bildschirm - POWER4 (2000)
DOC_TYPE: Image
ARCHIV: 1000
FIL_ID: 50862777
FIL_ORG: 88211.jpg
FIL_EXT: jpg
FIL_WIDTH: 500
FIL_HEIGHT: 374
FIL_RES: 150
FIL_SIZE: 222456
FIL_COLOR: RGB
FIL_ROTATE:
FIL_CLIP:
FIL_CROP:
FIL_IMG:
FIL_PATH:
DOC_SPERRVERMERK:
DOC_INPUT: 04-10-2007 15:56:16
DOC_UPDATE: 11-12-2007 14:49:16
DOC_STATUS: 4
DOC_KATALOG: 1
DOC_SPERR: 3
BESCHREIBUNG: POWER4 mit dem CIU-Switch und dem Fabric-Controller, die aus IBM Mainframe Technologie in den Chip hineinwanderten. Den beiden Prozessorkernen hat IBM uber einen so genannten CIU-Switch gleich drei L2-Caches zur Seite gestellt, jeder inklusive Tags 512 KByte gro€ und mit einem eigenen L2-Controller ausgerustet. Sie arbeiten 8-fach assoziativ und sind mit einer Bandbreite von uber 100 GByte/s an die L1-Caches angebunden. Auch die Controller fur externe, 32 MByte gro€e L3-Caches (eDRAM) sind im POWER4 bereits integriert. Vier solcher Doppelprozessoren konnen in einem Multichip-Modul uber den so genannten GX-Bus mit mehr als 4 GByte/s miteinander kommunizieren. Und vier solcher Multi-Chip-Module lassen sich ohne weitere Hardwarezusatze zu einem 32-Wege SMP-System zusammenschalten. Der 64-Bit-Prozessor soll mit Taktraten von deutlich uber 1 GHz im zweiten Halbjahr 2001 auf dem Markt erscheinen.
BU:
RUBRIK: Forschung Technologie Fertigung
PRODUKTFAMILIE: Microelectronics
BILDART: Bildschirminhalt
IBM_NUMMER: 88211
FARBE: farbig
FORMAT: Quer
ORIGINAL: Digital
BILDRECHTE: IBM
BILDQUELLE: IBM Research
EINGABE: Dentz
STICHWORTE: p4, Chip-Struktur
EXPORTPATH: 32/images/50862777.jpg

Zum Vergrößern auf das Bild klicken